DQZHAN技術(shù)訊：光伏系統(tǒng)用于漏電流測(cè)量的霍爾閉環(huán)傳感器設(shè)計(jì)
摘要
基于閉環(huán)磁通門(mén)技術(shù)的傳感器廣泛應(yīng)用在測(cè)量大電流中的小剩余電流以及噪聲共模電流。這類(lèi)傳感器的精度以及對(duì)大電流的隔離能力使之成為漏電流檢測(cè)的*優(yōu)方案，但通常缺點(diǎn)是成本昂貴且體積龐大。本文介紹了一種新型小尺寸且利用霍爾閉環(huán)技術(shù)對(duì)太陽(yáng)能系統(tǒng)中的漏電流進(jìn)行測(cè)量的傳感器：新一代的LDSR產(chǎn)品。
1.介紹
基于霍爾效應(yīng)的閉環(huán)傳感器用于電流測(cè)量時(shí)能在成本和性能之間作出良好的權(quán)衡。
如圖1所示，用于檢測(cè)漏電流的霍爾閉環(huán)傳感器在除了主導(dǎo)體(I1)之外還包含**根主導(dǎo)體(I2)。兩根導(dǎo)體中的電流差分(I1-I2)在磁芯氣隙處產(chǎn)生的磁通量和由驅(qū)動(dòng)電流通過(guò)二次側(cè)補(bǔ)償繞組產(chǎn)生的磁通量相互抵消已達(dá)到動(dòng)態(tài)的磁通量平衡。
圖1 閉環(huán)霍爾電流測(cè)量
霍爾器件和相關(guān)電子電路用于生成二次側(cè)（補(bǔ)償）電流是對(duì)一次電流的**還原。磁感應(yīng)霍爾器件和所需的大部分電子元件都集成在單個(gè)CMOS ASIC中實(shí)現(xiàn)。與磁通門(mén)結(jié)構(gòu)的傳感器相比，新型的漏電流霍爾閉環(huán)傳感器減小了封裝尺寸并簡(jiǎn)化生產(chǎn)制作工藝。此外，減少的電子和機(jī)械部件可提高長(zhǎng)期工作的可靠性。
盡管架構(gòu)簡(jiǎn)單，但設(shè)計(jì)本身仍具有挑戰(zhàn)性：
2為了減小傳感器封裝，原邊導(dǎo)線(xiàn)要嵌入到傳感器中。導(dǎo)線(xiàn)會(huì)產(chǎn)生大量的熱，電流密度和原副邊的隔離都會(huì)受到限制。
2磁路需要準(zhǔn)確以應(yīng)對(duì)檢測(cè)較小的剩余電流，同時(shí)抑制較強(qiáng)的共模電流。優(yōu)化原邊導(dǎo)體與霍爾元件之間的耦合是必不可少的。
2該架構(gòu)對(duì)外部磁場(chǎng)非常敏感：整體的電磁設(shè)計(jì)必須防止外部電磁場(chǎng)的干擾。
2．一次導(dǎo)體設(shè)計(jì)
一次導(dǎo)體的設(shè)計(jì)要非常小心，選擇集成帶印刷電路板的解決方案是出于結(jié)構(gòu)緊湊性的要求，也是考慮到其平面化結(jié)構(gòu)帶來(lái)的優(yōu)勢(shì)。
2.1平面結(jié)構(gòu)的設(shè)計(jì)用于抑制共模電流
為了說(shuō)明共模抑制的必要性，讓我們考慮一下基本的二維模擬。
圖2 基于線(xiàn)纜的共模信號(hào)磁場(chǎng)模擬
如圖2所示，磁芯由一條帶有氣隙的高磁導(dǎo)率材料制成，兩根導(dǎo)線(xiàn)并排放置在磁芯包圍的內(nèi)部， 其中一根導(dǎo)線(xiàn)通入+30A的電流，另一根導(dǎo)線(xiàn)通入-30A的電流，如上圖所示，在磁芯氣隙處的磁場(chǎng)高達(dá)11mT，使剩余電流測(cè)量幾乎不可能。而磁芯本體如圖所示產(chǎn)生的磁場(chǎng)達(dá)到700mT。這對(duì)于某些磁性材料來(lái)說(shuō)可能是一種接近飽和的情況，因此直接采用并排導(dǎo)線(xiàn)這種原邊配置的方式將導(dǎo)致傳感器線(xiàn)性度降低且質(zhì)量非常差。
如果原邊設(shè)計(jì)采用PCB結(jié)構(gòu)的4層板設(shè)計(jì)，如圖3所示。其中2層PCB銅箔各流入+15A的電流，另外2層PCB銅箔各流入-15A的電流。基于這樣的設(shè)計(jì)改進(jìn)，使用極少量的磁性材料來(lái)測(cè)量是可行的。
轉(zhuǎn)譯：周志健, 萊姆中國(guó)
校對(duì)：李海瑩 萊姆中國(guó)
